[첨단 헬로티]

전자 설계 자동화(EDA) 소프트웨어 기업인 멘토, 지멘스 비즈니스는 오토모티브 IC 시스템에 적용되는 모든 IC 테스트의 결함을 측정하고 진단하는 ‘테센트 세이프티(Tessent Safety)’ 에코시스템과 설계 자동화로 IC 테스트 구현 비용 절감할 수 있는 ‘테센트 커넥트(Tessent Connect)’를 발표했다. 

테센트 커넥트(Tessent Connect)은 DFT(테스트용설계) 자동화 방법론에 의해 실현되는 의도 지향형의 계층적 테스트 솔루션으로서, IC 설계 팀이 제조 테스트 품질 목표를 기존의 DFT 방식보다 빠르면서도 보다 적은 리소스를 할당하면서도 충분히 달성할 수 있도록 돕는다. 멘토는 테센트 커넥트(Tessent Connect) 출시의 일환으로 ‘테센트 커넥트 퀵스타트(Tessent Connect Quickstart)’도 함께 발표했는데, 테센트 커넥트 퀵스타트는 멘토의 애플리케이션 및 컨설팅 서비스 엔지니어들의 상세한 흐름 평가 서비스를 제공한다.

오늘날의 첨단 IC 디자인은 임베디드 압축, 내장 자체 테스트(BIST) 및 IEEE 1687 IJTAG 네트워크와 같은 전용 온칩 인프라를 통합해 제조 및 시스템 내 테스트를 위한 매우 높은 결함 커버리지를 달성할 수 있다. IC 디자인의 규모가 커지고 통합되는 온칩 IP가 더 많아짐에 따라, 전통적인 DFT 프로세스를 보다 작고 관리하기 쉬운 요소들로 나누는 계층적 DFT 접근방식을 채택하는 엔지니어들이 점점 더 늘어나고 있다. 하지만 계층적 구성 요소와 기술을 사용하기 위해 기존의 흐름과 자동화를 개보수(Retrofitting)하는 작업은 시간과 비용이 많이 드는 일련의 비효율성을 야기하는 경우가 많다.

처음부터 계층적 DFT를 지원하도록 설계된 멘토의 테센트 커넥트 자동화 접근방법은 이러한 설계의 비효율성을 없앨 수 있도록 지원한다. 테센트 커넥트를 통해 IC 디자이너는 단계별 지침보다는 의도하는 결과를 얻을 수 있다. 또 보다 높은 추상화 수준을 이용해 테센트 소프트웨어 설계 툴과 상호작용하게 된다. 이러한 추상화 기반 접근방법의 이점으로는 서로 다른 DFT 팀들 간의 원활한 협업, IC 구성요소의 플러그 앤 플레이 방식 재사용, 턴어라운드 시간의 대폭 단축, 그리고 수많은 시간 소모적인 설정, 연결성 및 패턴 생성 작업의 자동화를 들 수 있다.

이실리콘(eSilicon)사, 테센트 커넥트를 이용해 타임투마켓 앞당겨

테센트 커넥트의 얼리 어답터인 이실리콘(eSilicon)사는 FinFET ASIC, 특정 시장용 IP 플랫폼 및 첨단 2.5D 패키징 솔루션의 주요 공급업체이다. 이실리콘은 최근 테센트 커넥트의 첨단 자동화 기술을 활용하여 IC DFT 구현 비용을 절감하면서도 고도로 정교한 차세대 ASIC에 대한 시스템 수준의 DFT 테스트 및 디버깅 기능을 실현할 수 있었다.

조셉 레이닉(Joseph Reynick) 이실리콘 DFT 서비스 부문 디렉터는 “이실리콘은 테센트 커넥트를 이용함으로써 공격적인 생산 일정에 맞추고 머신 러닝을 위한 neuASIC 7nm 플랫폼 기반의 제품과 같이 업계를 선도하는 IC를 구현하는 데 도움을 받고 있다”며, “설계의 복잡성이 계속 증가함에 따라, 단지 고품질의 IC 제조 테스트에만 집중되던 우리 시스템/OEM 고객들의 요구는 효과적인 시스템 내 테스트와 기능 디버깅 기능으로까지 확장되고 있다. 오늘날의 복잡한 2.5D/3D 디바이스의 경우에는 우리의 칩이 DFT 및 IP 테스트를 비롯해 고객의 시스템에서 완전히 작동하기 전에는 대량 출하하지 않는다. 테센트 DFT 포트폴리오와 테센트 커넥트 자동화를 통해 달성한 효율성 없이는 이러한 문제를 해결하기가 매우 어려울 것이다”라고 밝혔다.

새로운 테센트 커넥트 퀵스타트로 비용 및 시간 단축 

멘토는 테센트 커넥트 출시와 함께 새로운 테센트 커넥트 퀵스타트(Tessent Connect Quickstart) 프로그램은 맞춤화된 통찰력과 서비스를 위한 전문지식을 제공한다. 이는 IC 설계 팀이 테센트 커넥트를 사용할 때 DFT 프로세스를 완전히 최적화 및 자동화할 수 있도록 지원한다.