이동통신 시스템의 JESD204B 인터페이스에 최적화

신호처리 어플리케이션용 반도체 분야 기업인 아나로그디바이스(Analog Devices Inc.)에서 고성능 클럭 지터 클리너 HMC7044를 출시했다. 이 제품은 기지국 또는 중계기와 같은 이동통신 시스템 설계 시 고속 데이터 컨버터와 FPGA(field-programmable gate array) 사이의 JESD204B 직렬 인터페이스 표준을 지원하도록 설계됐다.

HMC7044는 50fs로 극히 낮은 지터 성능을 구현해 고속 데이터 컨버터의 SNR(signal-to-noise ratio) 성능과 동적 범위를 향상시킨다. 뿐만 아니라 저잡음의 14개 출력 포트를 지원하고, LVDS나 LVPECL 또는 CML과 같은 인터페이스 설정이 가능하며 다양한 종류의 부품을 여러 개 연결할 수 있는 유연성을 제공한다.

이외에도 광범위한 클럭 관리‧분배 기능을 제공하기 때문에 한 개의 디바이스로 시스템에 필요한 전체 클럭의 설계가 가능해지고, 소스 동기화와 샘플‧프레임 정렬(SYSREF) 클럭을 발생시킴으로써 JESD204B 시스템 설계를 매우 간소화 시킬 수 있다.

또 다른 특징으로, HMC7044는 2개의 PLL(phase-locked loop)과 전압 제어 발진기(VCOs)가 내장돼 있다. 첫 번째 PLL은 상대적으로 잡음이 있는 레퍼런스 신호를 저잡음, 국부 전압 제어 클럭 발진기(VCXO)에 로킹(Locking)시키고 두 번째 PPL은 추가되는 잡음이 거의 없이 VCXO 신호를 VCO 주파수까지 확장시킨다. 따라서 위상 잡음(phase noise)과 통합지터 특성을 최소화 하는 주파수를 생성할 수 있다.

추경미 기자(ckm@hellot.net)