헬로티 서재창 기자 |

 

트랜스듀서에 인터페이스할 때, 계측 증폭기(instrumentation amplifier, 이하 IA)는 유용하면서 폭 넓게 사용할 수 있지만, 가변 이득 IA나 프로그래머블 이득 계측 증폭기(PGIA), 또는 문자 그대로 소프트웨어 프로그래머블 이득 증폭기(SPGA)라고 하는 것을 설계하기는 만만치 않게 까다롭다. 

 

후만 하셰미(Hooman Hashemi) 아나로그디바이스 제품 애플리케이션 엔지니어

머리말

 

PGIA 같은 디바이스가 필요한 이유는 다양한 센서 또는 환경 조건에 따라서 회로를 조정해야 하는 경우가 종종 생기기 때문이다. 이득이 고정적이면 시스템 설계자가 SNR때문에 애를 먹을 수 있는데, SNR은 정밀도에 영향을 줄 수 있다.

 

아나로그디바이스(이하 ADI)의 기술원고 ‘나에게 꼭 맞는 프로그래머블 이득 계측 증폭기 선택 요령’에서는 정확하고도 안정적인 PGIA를 달성하기 위한 해결 과제와 유용한 기법에 대해 설명한다. 이 글에서는 새로운 계측 증폭기를 사용해서 정밀한 PGIA를 구현하는 데 필요한 외부 소자 값들을 신속하게 계산할 수 있는 또 다른 방법에 대해 소개한다. 

 

새로운 계측 증폭기 아키텍처

 

그림 1은 통상적인 계측 증폭기 아키텍처를 보여준다. 

 

 

이 아키텍처는 외부 저항 RG를 사용해서 이득을 설정한다. 이러한 디바이스를 사용해 PGIA를 구현하려면 단지 RG 값만 바꿔주면 된다. 이를 위해서 흔히 아날로그 스위치나 먹스를 사용한다. 하지만 아날로그 스위치의 어떠한 비이상적 동작이 일을 복잡하게 할 수가 있다.

 

이러한 요인들로서 스위치 온 저항, 채널 커패시턴스, 인가전압에 따른 채널 저항 변동성을 들 수 있다. 그림 2는 표준 계측 증폭기 아키텍처를 변형한 아키텍처를 보여준다.  RG 핀을 RG, S와 RG, F로 분리시키고, 디바이스 패키지 외부에서 개별적으로 액세스할 수 있게 했다. 

 

 

그림 2 아키텍처의 유용하고도 중요한 특징은 계측 증폭기를 구성 가능하게 함으로써 이득을 여러 값 중에서 바꿀 수 있게 해주며, 유한한 스위치 저항으로 인한 이득 오차를 최소화한다는 것이다. 이 점을 활용해 손쉽게 PGIA를 구현할 수 있다. 앞서 언급했듯이 프로그래머블 계측 증폭기는 이득 설정 저항 값을 적절히 조절해 이득 값을 조정할 수 있다. 하지만 여기에는 다음과 같은 상당한 단점도 있다. 

 

⦁ 스위치 온 저항(RON) 값과 차이로 인해서 이득 오차가 크게 발생할 수 있다.
⦁ 낮은 스위치 RON 값이 요구되기 때문에 높은 이득 값이 불가능할 수 있다.
⦁ 스위치 비선형성으로 인해 신호 왜곡이 발생할 수 있다. 신호가 직접적으로 RON을 통해서 흐르기에 전압에 따른 변동성으로 인해서 왜곡이 생길 수 있는 것이다.

 

LT6372-1은 RG,F 핀과 RG,S 핀을 분리시킴으로써 PGIA로 구성하고자 할 때 위와 같은 문제를 완화할 수 있다. 그림 3의 회로도를 보면, R5부터 R8까지로 이뤄진 휘트스톤 브리지로부터의 신호를 네 가지 가능한 이득 값으로 증폭한다.

 

 

이 이득 값은 사용자가 선택하는 SW1 스위치 위치에 따라서 결정된다. LT6372 제품군의 핀 아웃은 RF/RG의 비를 조절해서 원하는 이득 값을 달성할 수 있도록 설계됐다. 

이뿐 아니라 이득 오차 요인인 U1 및 U2 아날로그 스위치 RON은 최소화된다. 입력 스테이지 인버팅 단자 및 피드백 저항과 직렬로 배치할 수 있기 때문이다. 이렇게 구성하면 총 12.1kΩ의 내부 피드백 저항 중에서 RON은 단지 일부에 불과하기에 이득 오차와 드리프트에 크게 영향을 미치지 않는다.

 

같은 맥락에서 스위치 비선형성으로 인한 왜곡 또한 최소화된다. RON 값이 전체적인 피드백 저항에 있어서 적은 비중만을 차지하고 전압에 따라서 이 값이 변화되는 것에 거의 영향을 미치지 않기 때문이다. 또한, 이 디바이스의 입력 스테이지는 전류 피드백 증폭기(CFA) 아키텍처로 이뤄졌다.

 

이 아키텍처는 특성상 전통적인 전압 피드백 증폭기에 비해 이득의 변화에 따른 대역폭 또는 속도 변화가 덜하다. 이러한 요소로 인해 저렴한 외부 아날로그 스위치를 가지고도 정확한 이득 스텝으로 정밀 PGIA를 달성할 수 있다. 

 

그림 4는 이 PGIA의 회로도를 좀 더 단순화한 것으로서 아날로그 스위치(총 8개)를 사용해서 구현된 저항 래더의 서로 다른 탭을 2개씩 단락시켜서 이득을 설정할 수 있다는 것을 보여준다. 이 회로도에서는 -RG,S 핀과 +RG,S 핀을 RF3/RF4 접합부로 단락시켜서 네 가지 가능한 이득 값 중에서 하나를 선택하고 있다.

 

 

이득 계산 과정

 

그림 3은 스위치들을 포함한 전체적인 PGIA 구성으로서, 임의의 이득을 폭 넓게 사용할 수 있다. 이 예의 경우에는 네 가지 이득 값이 가능한데, 이 설계에 스위치를 더 추가하면 가능한 이득 값의 수를 늘릴 수 있다.

 

앞서 언급했듯이 RG,F 핀과 RG,S 핀에 개별적으로 접근할 수 있으므로, 높은 이득을 위해 RF를 늘리거나 낮은 이득을 위해 RG를 높이는 방법으로 범용 PGIA를 구현할 수 있다.

 

이득 계산은 피드백 저항이 12.1kΩ의 내부 저항에 RG,F와 RG,S 단자 사이의 저항을 더한 것이라는 점에서부터 시작할 수 있다. 이득 설정 저항은 +RG,S에서부터 -RG,S 사이의 총 저항이다. 이것을 요약하면 다음과 같다. 

 

RF = 12.1kΩ + RG,F와 RG,S 사이의 저항  (2개의 입력 증폭기 각각에서)
RG = +RG,S와 -RG,S 사이의 저항

 

이 구성으로는 1V/V부터 1000V/V까지의 이득이 가능하다. U1과 U2 스위치 상에서 S3과 D3을 단락시켰을 때 RF 및 RG 값과 그에 따른 이득은 다음과 같다. 

 

RF = 12.1kΩ + 11kΩ + 1.1kΩ = 24.1kΩ
RG = 73.2Ω + 97.6Ω + 73.2Ω = 244Ω
G = 1+ 2RF/RG = 1 + 2 × 24.1kΩ/244Ω = 199V/V

 

외부 저항 값들을 계산하기 위해서는 여러 번의 계산이 반복적으로 필요할 수 있으며, 저항 선택에 따라서 가능한 이득 값들이 달라진다. 참고로 표 1은 일반적인 이득 조합의 소자 값을 예시한 것인데, 이 밖에도 다양한 이득 조합(G)이 가능하다.

 

예시	RF2(kΩ)	RF3(kΩ)	RF4(kΩ)	RG(kΩ)	G1	G2	G3	G4
1	6	4.5	1.1	0.756	2	4	16	64
2	10.9	1.1	0.0726	0.097	2	20	200	500
3	8.6	6.1	4.3	20.8	1.4(3dB)	2(6dB)	2.8(9dB)	4(12dB)

표 1 - ▲일반적인 PGIA 이득 조합의 소자 값 제시

 

저항 값 계산 과정

 

공식 1을 사용해서 이득 네트워크로 각각의 저항들을 순서대로 계산할 수 있다. 이 공식을 사용해서 그림 3의 회로를 표 1의 예시 2 조건(이득 2, 20, 200, 500V/V)으로 계산해보자. 피드백 저항과 이득 설정 저항은 상호작용의 관계다. 그러므로 이 공식은 현재 항이 선행 항에 종속적인 급수여야 한다. 이 공식은 다음과 같다. 

 

 

이 공식에서 RF1 = 12.1kΩ(LT6372-1의 내부 저항)이고, M : 가능한 이득의 수이고(이 경우 4개), Gi : 이득 사례이고(이 경우 G1부터 G4까지 각각 2, 20, 200, 500V/V), I : RFi+1을 계산하기 위해서 1부터 (M-1)까지 변화한다.

 

공식 1을 사용하면 임의의 이득을 설정하는 데 필요한 피드백 저항을 계산할 수 있다. 더미 변수(j)는 선행 피드백 총 저항 값을 유지하기 위한 카운터로서 사용된다. 계산하기에 앞서 그림 3에서와 같은 저항 네트워크를 그릴 것을 권장한다.

 

 

이 네트워크는 (2 x M) - 1개의 저항을 사용한다. 여기서 M은 이득의 수다. 이 예시의 경우, M = 4이므로 저항 스트링에는 7개의 저항을 포함한다. i = 1 → (M-1)로 공식 1을 계산한다.

 

G1 = 2, G2 = 20, G3 = 200, G4 = 500V/V이므로 공식 2를 계산하면 다음과 같다. 

 

 

i = 1 → (M-1)로 공식 1을 반복적으로 계산하면 다음과 같다. 

 

 

그러면 RG는 다음과 같이 계산할 수 있다.

 

 

이 계산을 사용해서 표1의 4개 저항 값을 모두 계산하면 설계에 필요한 모든 계산을 마친 것이다.

 

측정된 성능 플롯

 

다음 플롯들은 이 PGIA 구성을 사용해서 측정된 성능을 보여준다. 

 

 

 

ADG444의 스위치 커패시턴스로 가장 낮은 이득 설정(G1 = 2V/V)일 때 소신호 주파수 응답에 약간의 피크가 발생한다는 것을 알 수 있다(그림 7). 이것은 낮은 이득 설정일 때만 나타난다.

 

낮은 이득 설정일 때는 LT6372-1의 대역폭이 충분히 높아짐으로써 pF 대의 스위치 커패시턴스에 의해서 영향을 받는다. 이 문제를 피하기 위해서는 커패시턴스가 더 낮은 스위치를 선택하거나(예컨대 ADG611/ ADG612/ADG613은 커패시턴스가 5pF) 아니면 PGIA의 낮은 이득 설정을 제한하는 방법을 쓸 수 있다. 

 

 

맺음말

 

이 글에서는 새롭게 출시된 LT6372 제품군의 핀아웃 특성을 활용해서 계측 증폭기로 이득을 선택할 수 있는 방법을 소개했다. PGIA의 특징, 소자 값을 계산하는 방법, 성능 측정을 설명했다. LT6372-1은 극히 선형적이고 정밀한 DC 사양과 성능을 제공하므로 바로 이러한 용도로 사용하기에 적합한 솔루션을 제공한다. 

 

저자 소개

 

후만 하셰미(Hooman Hashemi)는 2018년 3월에 아나로그디바이스에 입사했으며, 제품과 애플리케이션 개발을 맡고 있다. 그 전에는 TI(Texas Instruments)에서 애플리케이션 엔지니어로 22년간 재직했다. 1989년에 산타클라라 대학에서 MSEE, 1983년에 산호세 주립대학에서 BSEE를 취득했다.